我在da14580数据表中找到了paraprarh。
====.
1 = SPI具有高优先级，DMA请求信号保留
活跃直到FIFO填充/清空，所以DMA持有
AHB总线。
====.
但我不明确了解这一含义。
我们的担忧如下。
如果应用程序发送大小超过FIFO TX缓冲区的数据，我担心当发生BLE事件时，可以中断SPI传输的时序，因为BLE的中断比SPI更高。
我想通过精确相同的时钟定时传输SPI数据。
似乎BLE事件使M0-CPU中断时，因此此时段CPU无法将数据发送到SPI。在中断时段仅发送在FIFO TX缓冲区中缓冲的数据可以发送。
这个想法是否正确？
所以，我想知道以下问题。
1）FIFO TX多少缓冲区？
2）和在DMA活动时段（当发生FIFO TX缓冲区的数据时）发生BLE事件时，将中断数据的传输？
3）当发生BLE事件并使M0-CPU中断时，CPU中断了多少秒？直到SPI通信可以重新启动，需要多秒钟。
设备：