电平移位器逻辑输入输出延迟

你好,

当配置SLG46539作为双电源电平转换器时，我试图估计从输入引脚到输出引脚的总延迟。输入将来自低压1.8V域(VDD2)，需要水平移动到2.7V - 4.2V (VDD)。在这个信号路径中应该没有其他的逻辑或门。我们可以假设输出引脚驱动10pF负载。

谢谢!