如何实现三态缓冲区

⚠️
大家好. .谢谢你来到论坛。令人兴奋的消息!我们现在正在转移到新的论坛平台,它将提供更好的功能,包含在主对话网站中。所有岗位和账户都已迁移。我们现在只接受新论坛的流量-请在上面发布任何新帖子//www.xmece.com/support。我们将在未来几天修复bug /优化搜索和标记。
4个职位/ 0个新
最后发表
christoph_hesse
离线
最后看到:1年2个月前
加入:2020-03-01 11:04
如何实现三态缓冲区

你好,

我的设计涉及到12个3态缓冲器的实现。我是Greenpak的新手,我没有在文件中找到三个州的缓冲。我只发现3态缓冲器集成在引脚中。

然而,例如,我的设计涉及到进入OR门(LUT)的5个3态输出。

是否有可能将3状态缓冲区的输出路由到内部LUT,或者通常在内部路由它?或者我必须通过第三个Pin状态离开芯片然后再通过另一个Pin进入芯片?到时候我的别针就用完了。

如果这些信息在文档中,请指向我!谢谢你!

(我认为三状态缓冲区的概念很清楚,就像verilog

指定output = enable ?输入:1 'bz;

)

非常感谢!

Christoph

设备:
设备数量:
SLG46533
pavloZ
离线
最后看到:1年2个月前
工作人员
加入:2018-01-31中午12
嗨Christoph,

嗨Christoph,

不幸的是,没有,没有可能实现内部三态缓冲区只是使用PIN作为缓冲区。我想知道为什么你需要三态输出如果它们连接到“或”门?能否提供这部分原理图以便更好的理解你们的要求?希望能被多路复用器取代。

感谢和问候,

Pavlo

christoph_hesse
离线
最后看到:1年2个月前
加入:2020-03-01 11:04
你好,帕夫洛,谢谢你

你好,Pavlo,感谢你的快速回复。我附上了一张示意图。这有点古怪,因为我这里只有幻灯片。

这个示意图在右边显示了2个输入/输出D1和D2。实际上,我将有5个连接,就像现在的1和2。

如果我需要多个Greenpak来实现这个,而不只是一个,它可能仍然比其他解决方案有利,因此是可以的。但理想情况下,我想实现它只有一个IC。

你能看看我是否可以用Greenpak实现它,以及如何实现吗?谢谢

附件:
oleh pokalchuk
离线
最后看到:3个月4个小时前
工作人员
加入:2018-02-07 11:40
嗨Christoph,

嗨Christoph,

谢谢你的图表。请见附件。我用SLG46533为你创建了参考设计。

希望它能帮助你开始。

最好的问候,

Oleh pokalchuk