ADC内部时钟是200mhz还是20mhz时钟?数据表提到了一个200 MHz的时钟，但是采样时间的计算是通过ADC_CLK=20 MHz完成的，我不确定20 MHz是从哪里来的?如果我选择数字时钟，这是否意味着ADC使用PLL代替SAR时钟?
如果我运行的PLL在96 MHz与数字时钟选择，这意味着我将需要采样64个时钟周期，以获得一个有效的读数?
示例10位读取:
T_sample = -ln(1.2 / 2^10) * 500 ns = 0.4049 us
32个时钟周期= 32 * (1/96,000,000)= 0.333 us(过低?)
64个时钟周期= 64 * (1/96,000,000)= 0.667 us(对吧?)
过采样部分也显示了使用数字时钟的首选设置，为什么使用数字时钟而不是内部时钟?
设备:
嗨envirosenjason,
在数据表上提到的20MHz是一个输入错误，值是200MHz和内部时钟被使用，你正在计算的T_sample是60nsec的时间常数
ATTN3X，而不是500nsec，你在你的方程中提到的，但是你提到的是在T_sample的循环选项背后的逻辑。
关于在首选设置中使用数字时钟，我想你提到了表41,ADC的时钟是内部时钟，表的第二行提到
GP_ADC_CTRL_REG[GP_ADC_CLK_SEL] = 0和GP_ADC_CTRL_REG[GP_ADC_CLK_SEL] 0:表529上使用(推荐)的内部高速ADC时钟。
由于MT_dialog