你好,
我是新的对话框,我使用DA14695和USB DK来研究样品代码(SDK版本:10.0.8.105,WIRA 10.440.8.6)。
我尝试使用SPI模块,用LA记录SPI波形,发现CS引脚时间过长。
我的SPI速度是4MHz,CLK时间约为0.25us /位,但CS需要几乎90起,从低到嗨...
时间图:
CS引脚低----------等40us ---------- 9位数据(总3Us)----------等40us ---------- CS PIN高
有没有办法缩短CS引脚时间以加快SPI?
谢谢!!!
我的SPI编写代码如下所示:
void spi_send_DATA(uint8_t dat) {#if 1 //SPI 9位模式ad_spi_activate_cs(SpiHandle);ad_spi_write_9th_bit (SpiHandle 0 x01);spi_send_8b (dat);/ / ad_spi_deactivate_cs_when_spi_done (SpiHandle);ad_spi_deactivate_cs (SpiHandle);# endif}
关键词:
设备:
嗨eric_fan,
我目前正在调查这个问题,很快就会回复你。
请您确认您使用过哪些特定项目。
最好的祝福,
lc_dialog.
你好LC_Dialog,
感谢您的支持!
我在WIRA_10.440.8.6 SDK中使用“BLE_RANGE_DTE”示例项目,关于SPI移植的一部分位于“ble_peripheral_task”。
SPI初始设置为:
你好,对话框,
我也有同样的问题。
我的设备使用DA1469X Pro Kit + DA14699子板。
使用pxp_reporter包含spi函数。
我使用spi sand一个字节的clk和数据只有50ns,但cs需要5us,如何减少spi cs时序?
使用hw_spi_write_buf和ad_spi_write输出1字节,cs时间需要20us和5us。
设置:
FIFO_MODE设置
我只需要SPI数据到LCD(4行)
但是,当我改变spi设置。fifo_mode = HW_SPI_FIFO_RX_TX, => HW_SPI_FIFO_TX_ONLY,代码总是运行在ASSERT_WARNING((cfg->fifo_mode == HW_SPI_FIFO_RX_TX) ||
(cfg-> fifo_mode == hw_spi_fifo_none)));
极性_Mode设置
修改HW_SPI_POL_LOW => HW_SPI_POL_HIGH
在逻辑分析仪中,只需提取CLK引脚数据引脚不是。
的
谢谢!!!
嗨kuo41006,
抱歉——可能我错过了你的评论。让我查一下,然后给你答复。
与此同时,你检查过DA1469x教程SPI适配器概念教程?
如果您能提出一个新的论坛门票与您的问题将是非常有帮助的。
谢谢,PM_Dialog