⚠️
嗨，...感谢您来论坛。令人兴奋的消息！我们现在正在迁至我们的新论坛平台，将提供更好的功能，并包含在主对话框网站中。所有帖子和帐户都已迁移。我们现在只接受新论坛上的流量 - 请发布任何新线程https://www.dialog-seminile.com/support.。我们将在未来几天修复错误/优化搜索和标记。
2个帖子/ 0新
最后一篇
周三，2018-04-11 02:59
＃1
沃利
离线
最后一次露面：1年4个月前
加入：2016-06-21 01:23
ADC问题

请帮我详细解释以下问题。
如图1所示，ADC的LDO为整个ADC模块供电，或仅供参考电压。
2，当GP_ADC_LDO_ZERE位置为1时，LDO输出0伏。它的角色是什么？当我将它设置为1时，为什么它对采样结果没有影响？
3，GP_ADC_CHOP比特和GP_ADC_SIGN位之间的角色和差异是什么？他们使用的情况是在什么情况下？
4，GP_ADC_MUTE位的作用？
5，
GP_ADC_CLK_SEL位选择ADC时钟
0：使用内部高速ADC时钟。
1：使用数字时钟

看看数据。内部高速时钟为200MHz。这个时钟来自哪里，它集成到ADC模块中吗？
数字时钟使用什么时钟？它是16MHz的系统吗？

设备：
DA14580
星期四，2018-04-12 17:39
PM_DIALOG.
离线
最后一次露面：15小时45分钟前
职员
加入：2018-02-08 11:03
嗨，威廉，

嗨，威廉，

  1. ADC LDO为整个ADC电路供电。参考电压来自带隙电路（通过另一个LDO）。
  2. 它不同：当该位设置时，它会采样带隙引用并将其固定在刷新之前。它应该经常刷新。ADC正常工作。
    这导致VREF的噪声降低，但可能导致VREF移位并引入未知的ADC增益误差。
  3. 当GP_ADC_CHOP设置为1时，启用斩波，以便采用两个具有相对GP_ADC_SING的示例，以取消ADC的内部偏移电压 - 这强烈推荐用于DC测量。默认情况下，GP_ADC_SIGN默认为0.当该位设置为1时，它将在输入和输出时使用相反的符号转换为拆除ADC的内部偏移量和低频输入和输出的符号更改。两个符号更改对信号路径没有影响，但ADC偏移的符号将改变。
  4. 这将在中间规模采用样本，以确定ADC的内部偏移和/或噪声关于VDD_REF，其也被ADC采样
  5. 内部高速时钟来自内部ADC振荡器，数字时钟使用系统时钟，16 MHz

谢谢，PM_DIALOG.