Crystal trim and lld_sleep_compensate_func warning

你好，

1.我使用RCX，没有使用外部LP晶体。

2。I have not. I have made two modifications to the SDK:

1.轻松检索BLE地址I Extern'D STRUCT BD_ADDR APP_RANDOM_ADDR

2.如果不存在，我修改了Arch_System以从Config标志而不是OTP检索默认的Cryst Carrim值，如下所示：

#if定义（__da14531__）+＃ifdef cfg_default_xtal32m_trim_value ^ m +＃define default_xtal32m_trim_value_qfn（cfg_default_xtal32m_trim_value）+＃define default_xtal32m_trim_value_wlcsp（cfg_default_xtal32m_trim_value）+＃else

CFG_Default_XtAl32M_Trim_Value为默认情况下为QFN芯片为0x80，不会导致警告，但它在0xFF时。

我不相信我禁止中断。我已审核了我的代码，并且通过对话框API调用没有发现或间接地发现，我禁用它们的方式。

我已经检查过periph_init。它的唯一调用是gpio_configurepin（lights_init（）也只打电话给gpio_configurepin（））

void set_pad_functions（void）//设置gpio端口函数模式{gpio_configurepin（clip_switch_port，clip_switch_pin，输入，pid_gpio，false）;gpio_configurepin（clip_temp_sensor_en_port，clip_temp_sensor_en_pin，输出，pid_gpio，false）;gpio_configurepin（clip_temp_sensor_port，clip_temp_sensor_pin，输入，pid_adc，false）;void periph_init（void）// set i2c，spi，uart，uart2序列克斯{#f定义（__da14531__）//禁用p0_0 gpio_disable_hw_reset（）的hw复位功能;//在Boost模式下，使DCDC转换器能够为已使用的GPIOS Syscntl_dcdc_turn_on_in_in_boost（syscntl_dcdc_level_3v0）提供vbat_high。#else //上电外设'Power Domain SetBits16（PMU_CTRL_REG，PERIPH_SLEEP，0）;而（！（getword16（sys_stat_reg）＆per_is_up））;setBits16（CLK_16M_REG，XTAL16_BIAS_SH_ENABLE，1）;#endif // rom修补程序patch_func（）;//设置pad功能set_pad_functions（）; lights_init(); // Enable the pads GPIO_set_pad_latch_en(true); }

我正在使用自定义代码。固件处于延迟测试版或发布候选阶段，只有最近的批次批次，即晶体调整经历了此警告。如果我有时间，我还没有尝试运行示例代码我会调查这个问题。

如果我不能轻易解决这个问题，似乎只要我的最终调谐值保持在大约75kHz内的初始频率偏移误差，而无需修剪晶体即可导致此警告即可，我应该良好的生产。MAX BLE错误按照规格为150kHz，这应该给我充足的余量，+/- 10ppm初始，+/- 10ppm温度，以及晶体上的一些老化容差。如果这是大约30ppm的总数最坏情况，则可以在产品的预期寿命中获得〜75khz的额外误差。

Thanks,

麦克风

我正在发布遇到同样问题的其他人的更新。我将其诊断为一个糟糕的晶体：最新的生产测试批次实际上没有使用XRCGB32M000F1H00R0，如较早的批次，并且一些替代的晶体被替换为未知的特性。

使用校准的频率计数器，我能够在25℃下达到52ppm，并且在其他温度下可能更糟。这与我使用Spectrum Analyzer（2.402GHz * 52ppm〜= 125khz错误）完全相匹配。它也可能存在错误的电容等。当我在其位置焊接正确的部分时，我的问题得到了解决。

到目前为止，我无法在0x80的默认修剪中使用正确的水晶来重现此问题。如果该更改，我会更新此线程，但否则我认为此问题已关闭。