你好,
我的设计涉及到12个3状态缓冲区的实现。我是Greenpak的新手，我在文档中没有找到三状态缓冲区。我只发现三状态缓冲器集成在引脚。
然而，例如，我的设计涉及到5个进入OR门(LUT)的三态输出。
是否有可能将三状态缓冲区的输出路由到内部LUT或一般路由到内部?或者我必须通过Pin 3状态出芯片，并通过另一个Pin返回?到时我的别针就用完了。
如果这个信息在文件里，请给我指出来!谢谢你！
(我认为三状态缓冲区的概念很清楚，就像verilog
指定output = enable ?输入:1 'bz;
）
非常感谢!
Christoph
设备:
设备数量:
SLG46533
嗨Christoph,
不幸的是，不可能仅仅使用PIN作为缓冲区在内部实现三状态缓冲区。我想知道为什么你需要三态输出，如果他们连接到一个或门?能否提供这部分原理图，以便更好地理解你的要求?希望它能被多路复用器取代。
感谢和问候,
Pavlo
你好，Pavlo，谢谢你的快速回复。我附上了一份示意图。这有点奇怪，因为我这里只有幻灯片。
这个原理图显示了2进/出D1和D2在右侧。实际上，我将有5个像1和2一样连在一起。
如果我需要不止一个Greenpak来实现这个，它可能仍然比其他解决方案有优势，因此很好。但理想情况下，我想只用一个IC来实现它。
您能看看我是否可以使用Greenpak以及如何实现它吗?谢谢
嗨Christoph,
谢谢你的图纸。请见附件。我使用SLG46533为你创建了参考设计。
希望它能帮助你开始。
最好的问候,
Oleh pokalchuk