您好对话支持团队，
这是一个亟待解决的问题和询问。
我们使用Smartsnippets工作室V1.6.3针对Windows操作系统和JLINK下载一个18K大小FW到DA14580，但失败了，日志如下显示，你可以请读取日志我们呢？
[INFO OTP图片@ 18-03-20 17时37分35秒]部首记录已经从除去
十六进制文件A00008_v1.0.hex。
[INFO OTP Image@18-03-20 17:37:35]阅读18936
文件A00008_v1.0.hex中的字节。
[信息一般@ 18-03-20 17时39分38秒]
TotalIRLen =？，IRPrint = 0x..000000000000000000000000
[信息一般@ 18
-03-20 17时39分38秒] TotalIRLen =？，IRPrint = 0x..000000000000000000000000
[信息
常规@18-03-20 17:39:40]ID不匹配。预期为0223，发现为C63B
[信息
常规@18-03-20 17:39:40]ID不匹配。预期为0223，发现为C63B
[信息
常规@18-03-20 17:39:40]ID不匹配。预期为0223，发现为C63B
[信息
一般@ 18-03-20 17时39分41秒] ID不匹配。预计0223，发现C63B
[信息
一般@ 18-03-20 17时39分41秒] ID不匹配。预计0223，发现C63B
[信息
一般@ 18-03-20 17时39分41秒] ID不匹配。预计0223，发现C63B
[信息
一般@ 18-03-20 17时39分43秒] ID不匹配。预计0223，发现C63B
[信息
一般@ 18-03-20 17时39分43秒] ID不匹配。预计0223，发现C63B
[信息
一般@ 18-03-20 17时39分43秒] ID不匹配。预计0223，发现C63B
[错误
常规@18-03-20 17:39:43]无法使用读取内存地址0x50003200
功能JLINKARM_ReadMemHW
[错误常规@ 18-03-20 17时39分43秒]无已知
打开JLink连接时发现芯片。正在终止进程。。。
[信息一般
@ 18-03-20十七点39分43秒]正在进行调试模式已被禁用。
[错误OTP图像]
@ 18-03-20 17时39分43秒]无法下载固件文件到电路板上。
我们附上下载失败登录到下面，有2种类型，一种是通过测试夹具＆Jilink，另一个是金属丝连接到PCBA直接＆JLINK;下载工具是一样的：Smartsnippets工作室V1.6.3针对Windows操作系统，
请支持了解日志的含义。TKS。
顺便说一句，对于原理图设计的下载电路，您认为在6.7V电源和VPP引脚之间是否需要一个FET？是否需要在VBAT+Jlink接头RST引脚与DA14580 RST引脚之间添加一个逆变器？当前设计VPP电路中没有FET，RST引脚上没有逆变器。你认为这是OTP下载失败的原因吗？TKS。
嗨lawrencewu，
像设备看起来甚至无法通过JLINK连接工具，据我可以从已连接（该信息表明由JLINK不是智能片段工具箱提示工具箱中的SS）日志告诉，你使用智能片段的CLI或GUI（ⅰ假设GUI）？什么是操作对你进行OTP的序列，并在其上运行出现错误？我的意思是在你使用的是图形用户界面，你点击“连接”到OTP形象呢？请问初始固件下载（一个将接受来自OTP的命令）？您可以下载代码使用JLINK板或者通过凯尔或使用JTAG引导器（智能代码段）？
至于需要你描述高于它取决于你是如何实现的生产线，以及如何控制VPP，如果你打算使用额外的GPIO，将控制该工具则提供有额外的晶体管，以使VPP高电压应该是你设置的一部分，但这并不需要做什么，你遇到，你应该能够在OTP烧代码，即使你手动应用的VPP。关于VBAT和RST之间的逆变器，因为你正在使用JTAG接口和UART没有你不会需要以下载代码复位线，如果这是你的关心。
由于MT_dialog
你好对话框的团队，我们的客户增加JLINK连接器和组件RST引脚之间的逆变器，她发现了相同的设置，一些模块OTP下载变得成功，然而，一些人仍然失败了。我附上OK和NG的日志，能不能再请协助确认？我们认为，这是GUI模式的客户是通过手工做的，她打了连接到OTP图像，然后通过JLINK接口刻录。
这是故障日志
嗨lawrencewu，
从您提供有问题的程序的日志，智能摘录的其中提到，“在JTAG地址0x81FEC Adddittional错误信息”的PROMT，我们已经在那里了同样的错误竟然是在编程电压不稳定类似的情况。
由于MT_dialog
你好，
同时有OTP FW下载OK和NG的情况下，但电压是一样的。
我发现一个类似的情况，最终的解决方案是
用于连接拉下SWCLK电阻和上拉电阻上SWDIO线SWD-JTAG连接的建议。
https://support.dialog-semiconductor.com/otp-programming-1
你认为这是可能的原因之一？TKS。
嗨lawrencewu，
我没有看到一个下拉的SWCLK或下拉的SWDIO线的专业发展工具包，但它值得尝试。
由于MT_dialog