16 posts / 0 new
Last post
daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
想问一下开发及批量生产的针脚问题。

您好!

想请问一下,看了文档发现开发时需要swdio和swclk两个引脚,批量生产时需要utx和urx两个引脚,那么我在生产时能否用PLT工具将swdio和swclk定义为utx和urx呢?

Device:
Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
swdio&Swclk: Jtag 接口,Utx&uRx

swdio&Swclk: Jtag 接口,Utx&uRx 用于PLT PC 端交互,不太理解你问题的本身

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34

呃,我就是想问这两个JTAG接口在用PLT的时候是否可以用作UTX和URX,这样就不用多预留出2个接口。

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34

呃,我就是想问这两个JTAG接口在用PLT的时候是否可以用作UTX和URX,这样就不用多预留出2个接口。

Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
sir

sir

在做PLT烧写的时候,你的硬件已经定下来了,urtx/urx 也是定下来了,你jtag接口也会用到的,为什么这个阶段还谈接口剩下来的问题?

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
呃。做PLT烧写的时候为什么还要用到jtag接口

呃。做PLT烧写的时候为什么还要用到jtag接口?不是开发才用到jtag吗。

我的问题是:
是否需要预留4个pin p0_4,p0_5,p1_4,p1_5。
还是可以只预留p1_4,p1_5,将这两个pin在开发时作为SWCLK和SWDIO,在PLT烧写时作为URX和UTX。

Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
Hi Sir,

Hi Sir,

看来貌似你根本没看过PLT的硬件连接

•PLT HW ↔ DUTs
–Vbat
–UART TX
–UART RX (& XTAL trimming pulse)
–XTAL-trimming pulse (if not in UART RX)
–Vpp (6.8V) Da1458x 系列
–RST
–Gnd
daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
。。我看了啊。。然后我这不是在问能不能用p1_4和p1

。。我看了啊。。然后我这不是在问能不能用p1_4和p1_5当作UART TX和UART RX么。。

Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
NO way

NO way

UTX URX Baud rate (kbit/s)
P0_0 P0_1 57.6
P0_2 P0_3 115.2
P0_4 P0_5 57.6
P0_6 P0_7 9.6

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
呃。。英语论坛上有回答说可以。。所以到底可以还是不可以。。

呃。。英语论坛上有回答说可以。。所以到底可以还是不可以。。

https://support.dialog-semiconductor.com/comment/13436#comment-13436

Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
不可以的,boot阶段

不可以的,boot阶段,内部的boot只能从固定的配对的pin下载代码

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
那PLTv4.0工具的UART Programming

那PLTv4.0工具的UART Programming GPIOs Setup有什么用呢?我看文档中有写:The purpose of changing pins is to be able to use different UART pins than the predefined pairs supported by the DUT ROM bootloader, in case these default pins are used for other external components.

Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
这个改变是有前提的,你得先把Prod

这个改变是有前提的,你得先把Prod_test用默认的端口downnload下去,然后你烧写flash的时候,你可以改变urt的pin去下载你的application firware,这个application firmware是用之前下载的prod_test firmware 跑起来之后根据你更改的uart(这个也要与你在prod-test中定义uart pin一致)download的

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
呃。。所以说对于OTP烧写来说这个功能并没有用?

呃。。所以说我要用这个功能相当于我要留4个pin作为外接口了?回到最初的问题。。我现在产品设计预留了VPP VCC GND P1_4(SWCLK) P1_5(SWDIO)作为一个5p排母。在开发阶段使用JTAG进行开发没有问题。现在程序写好需要进行批量生产了,如果要使用PLT,我要将预留的接口改成VPP VCC GND P0_4(UTX) P0_5(URX)?

Jelphi
Offline
Last seen:6 months 2 days ago
Staff
加入:2015-09-10 12:07
如果你要用到plt,烧写阶段p04 p05(uart

如果你要用到plt,烧写阶段p04 p05(uart 取决于你的硬件,要用到与plt通信,结束后你可以用作其他用途,你可以在你的板子上用0欧母电阻,烧完后喊上,Ttag pin也可以用作gpio,软件可以控制

daniel59
Offline
Last seen:1 year 6 months ago
加入:2016-01-08 04:34
我知道~只是设计上就要给他们留个外接口了。那问一下

我知道~只是设计上就要给他们留个外接口了。那问一下:若是我5p排母设计成 VPP, VCC, GND, P1_4(SWCLK) and P0_4(UTX), P0_5(URX) and P1_5(SWDIO)。可以做到两者都能使用吧?