术语和定义
引用
相关文档和软件,请访问://www.xmece.com/configurable-mixed-signal。
下载我们的免费GreenPAK设计师软件Ref。[1]打开.gp文件Ref。[2]提出的电路设计和视图。使用GreenPAK开发工具Ref。[3]冻结设计到您自己的定制的集成电路在几分钟内。yabo国际娱乐对话框半导体应用程序提供了一个完整的图书馆笔记Ref。[4]设计例子Ref。[1],以及解释的特性和块内集成电路所示的对话框。
- GreenPAK设计软件,软件下载和用户指南,对话框半导体yabo国际娱乐
- - cm - 281 8通道模拟不等式电压的全科医生,半导体GreenPAK设计文件对话框yabo国际娱乐
- GreenPAK开发工具,半导体GreenPAK开发工具网页,对话框yabo国际娱乐
- GreenPAK应用笔记,半导体GreenPAK应用笔记网页对话框yabo国际娱乐
- SLG46620G,产品页面和数据表,yabo国际娱乐
- GreenPAK食谱,对话框数据表,半导体yabo国际娱乐
- 一个- 1066确定电路电压斜坡方向
- 一个- 1097与GreenPAK 7-Segment领导控制
- 一个- cm - 242二进制平价生成器和检查程序
介绍
处理多个电源的控制系统及相关设备,如偏见行或电池,必须跟踪最高(或最低)线在一个给定的集合。
例如,负载开关在“多电池”动力系统要求系统监控电池阵列之间的最小或最大电压(最大值或最小值作为特定的函数转换算法)和动态路由负载实时最合适的源。另外,系统可能需要暂时un-connect适当的最低起动电压的电池充电。
另一个例子是现代太阳能发电系统,太阳能电池板都配备了倾斜,旋转机制和太阳能跟踪电路(后者提供东方太阳位置信息面板)。max-voltage信息,每个太阳能电池板的位置可以调整根据字符串的面板实际上交付最高的输出电压,从而达到高级水平的优化。
有几种不同品牌的商业集成电路(主要是微控制器)在理论上能实现最大电压跟随器。然而,他们需要编程和成本效益低于混合信号的解决方案。补充一个对话框GreenPAKTM设计可以积极影响购买力,大小和模块化的设计。该设计利用的好处将两个模拟和数字电路集成到一个芯片。
在这个应用程序中,模拟前端和数字逻辑需要实现一个马克斯(或最终min)电压仪实现八种不同来源之一。
实现8路模拟最大/最小电压监视SLG46620G使用。
框图
下面的图显示了实现系统的全局图:
一串8可变电压源是多路复用和界面的GreenPAK的ADC模块连接到一个定制的内部设计能力选择源电压最高的尊重他人。内在逻辑输出这些信息显示或进一步处理。
设计是基于GreenPAK SLG46620G产品,因为它嵌入所有必要的模拟和数字为应用程序构建块。在这个实现的阵列扫描通过ADG508模拟多路复用器直接由GreenPAK IC。
输出信息是3-bit数字数对应于电压源数最大电压。直接的方式获得这些信息是指通过7-segment显示数量。它可以很容易地通过接口SLG46620G的数字输出到7-segment显示驱动程序,如GreenPAK Ref。[8]中描述的解决方案或共同74 ls47 IC。
电路提出了寻找最大电压。将设计转化为最低电压仪,一个简单的举电路必须添加模拟多路复用器和GreenPAK模拟输入,减去多路复用器输出1 V参考电压。
操作原理
马克斯的设计旨在选择源电压,因此执行扫描整个数组,存储last-max值和比较它与下一个值在输入(属于下一个电压源扫描)。
在下面我们将把一个完整的多路复用序列的所有输入作为一个“扫描”或“循环”。
比较两个值不是通过意味着ACMP组件(然而,SLG46620G中可用),而是由DCMP模块,一旦分别值数字化。这是一个先进和精制技术首先在Ref。[7]。
图2显示了如何的SLG46620G结构设计:
模拟输入信号到ADC输入穿过PGA组件设置增益为1。各种增益设置也可能找到最佳匹配与前端制约电子致力于映射的输入电压的范围0 - 1 V GreenPAK ADC模块。
的ADC在单端模式下操作,并把模拟信号转换为8位数字代码,然后转移到DCMP模块。数字代码也送入SPI块,配置为ADC / FSM缓冲区,可以存储数字代码,不会改变,直到下一个脉冲的SPI时钟输入。注意到一个专用的逻辑块驱动SPI CLK输入。稍后我们将调查这部分,因为这是“核心”逻辑负责正确操作。一个新的数字代码存储到SPI模块只有属于实际的最大输入电压。
DCMP组件是用于比较当前ADC数据最后的赢家(是最后麦克斯发现),存储在SPI块。它将生成一个脉冲+输出当新的ADC数据大于前一个。我们使用+信号更新SPI块与新赢家。
全局时钟信号驱动ADC转换和一般计时。一旦执行转换,ADC的INT输出脉冲信号,及时协调与ADC并行数据输出。我们也使用INT输出增量3-bit二进制计数器,实现通过在Matrix1 DFFs,这是有用的原因有三:
- 计数器的输出线解决外部模拟多路复用器,因此服务下一个ADC输入电压;
- 计数冻成3-bit寄存器(Matrix1实现)来存储临时赢家在扫描;
- 计数是解码更新第二3-bit注册(Matrix0)实现一次扫描完成。
逻辑实现
ADC模块顺序提供了转换数据的输入电压,一个接一个,无限期。多路复用器一旦解决0 b111(十进制7),柜台滚去0 b000(十进制0)因此开始一个新的扫描输入电压。
在扫描过程中,ADC INT生成输出信号并行数据输出时是有效的。当这个信号脉冲,模拟多路复用器必须切换到下一个输入,提供PGA与相应的电压。因此,ADC INT输出直接3-bit二进制计数器的时钟信号,图2中,3-bit并行输出的词直接地址外部模拟多路复用器(图1中“V选择”)。
现在让我们引用一个例子:输入电压应该有以下关系:
V1) V0 < < V2 b) V2 > V3, V4 c) V5 > V2
图3表示的主要信号参与max-decision机制:
由于数据是最终达到成INT脉冲的同步SPI缓冲寄存器,比较窗口存在,SPI缓冲区内容与下一个ADC转换结果。这个特殊的计时结果在代+ DCMP输出脉冲。我们可以利用这些脉冲加载新值SPI缓冲寄存器。
明显从SPI缓冲数据前面的图线,SPI寄存器总是包含,时间由时间,之间的最大价值8输入和更新只有当检测到更大的价值是由DCMP模块(指DCMP +输出线的情节,失踪的脉冲导致V2仍然锁定在登记,直到与V5)。
解决死锁
如果实现逻辑就如上所述,很明显,我们会撞到死锁情况:系统只能够检测电压高于一个对应于存储在SPI缓冲寄存器。这也是有效的,以防这电压会降低,然后另一个输入,直到现在低于,成为最高的:它永远不会被发现。
这种情况更好的解释在图4中,只有3输入电压存在为了清晰:
在迭代2的时候,V3和V1是实际的最大电压下降。但DCMP模块不提供一个脉冲,因为数据存储在SPI缓冲寄存器(对应于0.6 V)大于对应V1 (0.4 V)。
然后系统的行为作为一个“绝对”马克斯仪,不更新正确的输出。
一个解决这个问题的方法是强迫重新加载数据到SPI缓冲寄存器当系统完成一个完整的轮询周期的通道。
事实上,如果在输入电压仍然是最高的,没有什么变化和安全控制的推移(指上面的图4中,这是循环迭代的情况下0和1)。另一方面,如果输入的电压在机会降低值小于另一个输入,然后重新加载值给出了可能性DCMP模块产生出+脉冲当比较它与新的马克斯值(这是循环迭代2和3)的情况下。
一块逻辑电路来克服这个问题是必要的。它必须生成一个时钟信号SPI组件当循环达到实际的最大输入,从而迫使其更新的重负载数据字SPI缓冲寄存器。这将在下面章节7.2和7.6讨论。
设备配置
SLG46620G有两个矩阵块,如图2所示。下图显示了各自的设备配置。
Matrix0电路
电路的上部是“循环”注册实现3 DFFs (DFF0, DFF1, DFF2)。它刷新后的每一个循环输入多路复用器发送一个7-segment显示驱动程序的二进制数“冠军”,这是最高的输入电压在过去扫描。DFFs的时钟和数据来自Matrix1通过实现的逻辑,分别港口P12, P13,好,P15。
下半部分是模拟前端与输入销8和PGA获得x1。ADC INT输出了SPI时序逻辑的和Matrix1通过端口P0,它将作为时钟信号计数器实现。
ADC和SPI并行数据输出分别标记NET11和NET15 Matrix1 DCMP组件的连接。
SPI时序逻辑
之前指出的“逻辑实现”一节,每次更新SPI缓冲寄存器,一个比较实际的存储值和新的ADC转换数据生成一个脉冲DCMP +输出。
信号完整性是保证如果这个信号与ADC和艾德INT输出。这可以避免任何高峰和假触发。
我们也强调,跳过死锁情况下,SPI缓冲区必须更新当循环达到实际的赢家数据。
三个信号然后在游戏中适当的SPI时钟:
- ADC INT输出(LUT0-IN1)
- DCMP +输出(LUT0-IN0通过端口P10)
- 数等于锁信号(LUT0-IN2通过端口侯)
前两个是和艾德,或者艾德LUT0后者,其实现配置如图6所示:
Matrix0组件属性
以下数据显示剩下的属于Matrix0组件属性窗口:
图7:PGA属性
|
图8:ADC属性
|
图9:SPI属性
|
图10:OSC属性
|
Matrix1电路
3-bit二进制计数器
的上部电路包含逻辑元素,主要由ADC INT 3-bit二进制计数器时钟输出,已经讨论过的。此计数器实现非常“标准”示意图:
此计数器实现在我们的设计通过拖鞋DFF9 DFF10, DFF11 INV1, LUT4 LUT8。DFF9输出LSB而DFF11 MSB:
LUT4配置XOR虽然LUT8执行的和XOR逻辑图12。
计数器输出去三个数字输出针解决外部模拟多路复用器。
LUT10解码计数器的代码扫描完成时,助长了脉冲通过DLY8 Matrix0 P12和港口。这仅仅是通过与运算计数器的输出,因此解码12月7号(0 b111二进制,结束循环)。
3-bit比较逻辑
图15显示了电路用于检测循环迭代时在当前“赢家”地址。在这种情况下,作为已经讨论过的,数字脉冲应该武力解决当前ADC的重负载结果可能死锁的情况。
“赢家”地址存储在临时寄存器Matrix1(见下文),虽然现在的地址是由二进制计数器输出。
XNOR门提供一个真正的(逻辑1或“高”)时输出输入都是平等的。and这个信号为所有比特(LUT9)给了我们一个脉冲时二进制编码是相同的。细节XOR门作为一个奇偶校验检查可以发现在Ref。[9]。
Counter-equals-Latch的信号传递给Matrix0通过端口侯。
数字比较逻辑和临时登记
图11的下部(突出显示在图16)显示了DCMP块,这种设计决策的部分:
DFF6 7和8形式3-bit寄存器来存储临时输入数循环运行时“赢家”。人字拖是3-bit二进制计数器的输入输出,可见在全球Matrix1电路的图11中,这里跳过为了清晰。
这个寄存器的输出不能直接驱动7-segment显示因为存储的值改变时应该考虑扫描和“有效”只有在最后的扫描。
出于这个原因,临时寄存器输出连接到Matrix0的循环通过inter-matrix港口P13注册,好,P15。
重要的是观察在图16中,临时注册时由DCMP +输出时钟ADC-SPI寄存器比较结果在一个新的最大发现。
同一+信号传递给Matrix0, P10 SPI CLK逻辑,通过端口。
Matrix1组件属性
下列属于Matrix1数据显示组件属性窗口:
图17:所有DFFs DFF属性,有效使用 |
图18:DCMP模块属性 |
结果
测试实施,评估板构造原型,8个模拟输入电压在哪里获得的一系列电阻分规与TrimPots(如图20所示):
使用的多路复用器是一个ADG508,一部分可以用单一的供应(12 V)操作。
7-segment显示驱动程序是74 ls47。它解码一个并行输入单词和直接驱动common-anode 7-segment显示。
评估板有2 x10直角接头直接插入到一个GreenPAK高级开发平台的扩张连接器:
结合GreenPAK先进的开发平台可以非常简单的测量信号的快速检查。例如,图22显示了一组信号(INT分别时钟,ADC输出,DCMP +输出)作为逻辑分析仪被惠普54620。波形的前沿触发了+信号范围(标记为' > B”),因此这是一个波形捕捉当一个新的最大电压检测的模拟输入。事实上,它是通过旋转的一个TrimPots评估板增加相应的电压:
图23显示了评估板的原理图:
结论
在这个应用程序中,我们实现了一个八路最大(或最小)电压仪作为一种常见的多通道控制系统之外。提出的方法利用GreenPAK组件的高级特性,显示了它是如何可能的集成在一个单芯片模拟和数字的功能。几个商业集成电路可以使用对话框替换GreenPAKs,这样可以减少应用程序的大小和成本。